全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.）宣布，全球頂尖的網路與多媒體晶片大廠瑞昱半導體成功使用 Cadence ® Tempus ™ 時序解決方案完成 N12 高效能 CPU 核心簽核任務，同時大幅提升功耗、效能和面積 (PPA)。採用 Tempus 時序解決方案，瑞昱提高兩倍的生產力，並且與之前的方法相比，成功縮短了 50% 的設計收斂周轉時間。此外，瑞昱還將其運算成本和記憶體佔用量降低了 50%。
Cadence 簽核解決方案為瑞昱團隊提供了幾個主要優勢，包括：
• 準確的黃金簽核分析：Cadence Tempus 時序解決方案和 Quantus™ 萃取解決方案，使瑞昱團隊能夠自信地提供準確、有效的晶片設計。
• 提高生產力並縮短排程時間：Tempus ECO 選項搭配 SmartMMMC 最佳化功能，使瑞昱在 Innovus™ 設計實現系統中達到更少的迭代，更快地時序收斂。
• 節省運算資源：具有並行多模式多角技術的Tempus CMMMC功能，使瑞昱能夠在單次執行中簽核所有場景，以便更快達到設計收斂，並可顯著的節省所需要的運算資源。
瑞昱半導體黃依瑋副總表示：「能準時達到上市時間目標並且能有最優化的晶片效能，對我們業務至關重要，而Cadence Tempus時序解決方案助力我們實現這些目標。基於我們與Cadence成功地完成N12設計專案合作，我們迅速實現了可運行晶片，我們計劃在多種技術的多項新專案中採用Tempus時序解決方案。」
Cadence 數位簽核事業群研發副總裁 Sharad Mehrotra 表示：「隨著先進的製程設計和越來越複雜，像是瑞昱這樣的客戶要快速提高生產力、符合上市時間並實現最佳的 PPA 非常重要。我們與瑞昱緊密合作，我們驗證了我們的時序簽核解決方案策略適用於團隊的所有關鍵需求。瑞昱已成為我們不斷成長的簽核解決方案客戶群之一，我們期待未來持續成功合作。」
Tempus 時序解決方案是更廣泛的 Cadence 數位全流程的一部分，提供簽核和設計tapeout的快速路徑。Tempus 時序解決方案和數位設計完整流程支持Cadence智慧系統設計策略，加速 SoC 設計的卓越性。如需有關 Tempus 時序解決方案的更多資訊，請參考 www.cadence.com/go/tempusrcs 。
關於Cadence 益華電腦
Cadence在運算軟體領域擁有超過30年的經驗，是當今電子設計的領導者。公司以智慧系統設計(Intelligent System Design)為核心策略，提供軟體、硬體及半導體IP，協助電子設計從概念走向應用實現。Cadence服務全球客戶，從晶片、印刷電路板至整體系統打造尖端與創新的電子產品，以應用於行動、消費性電子、超大型運算、5G通訊、汽車、航太、工業及健康醫療等當今最活躍的市場。Cadence已連續九年榮獲財星雜誌(FORTUNE)評列「百大最佳職場」之肯定。詳細Cadence資訊，請見cadence.com 。
