全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣布，Cadence® Integrity™ 3D-IC平台的新系統原型流程，支持 3Dblox 2.0 標準。Integrity 3D-IC 平台完全符合 3Dblox 2.0 標準語言擴展，並且流程已針對台積電的所有最新 3DFabric™產品進行了優化，包括集成扇出 (InFO)、基板上晶圓上晶片(CoWoS®) 和整合式晶片系統 (TSMC-SoIC®)技術。透過 Cadence 與台積公司的最新合作，客戶可創建 AI、行動裝置、5G、超大規模運算和物聯網 3D IC 設計，可以建立系統原型模型，以加快設計周轉時間。
原型製作需要在各種 3DFabric 技術中兩種不同類型的可行性檢查方法：熱和 EM-IR 分析的粗粒可行性，以及模對模連接的精細可行性。採用 Voltus ™ IC 電源完整性解決方案和 Celsius™ Thermal Solver，透過系統層級工具整合與 Integrity 3D-IC 平台進行整合，為台積公司最新的 3DFabric 配置提供無縫製作原型。透過晶片佈局解決方案，以及共同合作開發適用於 3DFabric 技術的新一代自動路由器，其中包括提升效能的原型製作功能，並透過 Integrity 3D-IC 平台，以支援台積公司的InFO和CoWoS產品。
Integrity 3D-IC 平台已通過認證，可與台積公司的3DFabric和 3Dblox 2.0 規格使用。該平台將系統規劃、設計實現和系統層級分析結合在單一平台中，由於 Cadence 3D 設計和系統分析工具之間的共用基礎架構，客戶可以更有效率地執行可行性檢查。此外，Cadence Allegro ® X 封裝解決方案也透過先進的InFO-specific設計規則檢查 (DRC) 進行了強化。
該流程支援 3Dblox 2.0 標準，提供chiplet mirroring，讓工程師可以重複使用晶片模組資料，從而提高生產力和效能。此外，流程通過 Cadence Pegasus ™ 驗證系統提供晶片間 DRC，該系統可幫助設計師自動為 DRC 創建晶片間的 CAD 圖層。
台積電設計建構管理處負責人Dan Kochpatcharin 表示：「有了多種封裝選項可用於設計實現多模設計，早期的原型製作和可行性研究變得越來越重要。透過我們與 Cadence 持續合作，並加入支援 3Dblox 2.0 標準的最新原型設計功能，我們使客戶能夠利用我們全面的 3DFabric 技術和 Cadence 流程，大幅提高 3D IC 設計生產力和上市時間。」
Cadence 資深副總裁暨數位與簽核事業群總經理滕晉慶(Chin-Chi Teng)博士表示：「Cadence Integrity 3D IC 平台是一統一解決方案，為客戶提供了一種有效的方式利用全新 3Dblox 2.0 原型設計能力，使用台積公司的 3DFabric 技術創建領先的 3D IC 設計。」通過與台積公司密切合作，客戶採用我們新流程以配合 3Dblox 2.0 標準使用，可以通過下一代多晶片設計加快創新速度。」
Cadence Integrity 3D-IC平台包括 Allegro X 封裝技術，是公司更廣泛的 3D IC 產品的一部分。該產品支持 Cadence 智慧系統設計 ™ 策略，使客戶能夠實現系統封裝 (SiP) 的卓越設計。有關Integrity 3D-IC平台的更多訊息，請點擊www.cadence.com/go/integrity3dic .
關於Cadence 益華電腦
Cadence在運算軟體領域擁有超過30年的經驗，是當今電子設計的領導者。公司以智慧系統設計(Intelligent System Design)為核心策略，提供軟體、硬體及半導體IP，協助電子設計從概念走向應用實現。Cadence服務全球客戶，從晶片、印刷電路板至整體系統打造尖端與創新的電子產品，以應用於行動、消費性電子、超大型運算、5G通訊、汽車、航太、工業及健康醫療等當今最活躍的市場。Cadence已連續九年榮獲財星雜誌(FORTUNE)評列「百大最佳職場」之肯定。詳細Cadence資訊，請見cadence.com。
