當前位置: 主頁 > 新聞 >
 

Mentor的Tessent VersaPoint測試點技術協助瑞薩電子降低成本並提升品質

本文作者:Mentor公司       點擊: 2017-11-02 08:19
前言:
2017年11月2日--Siemens業務部門Mentor今天宣佈,在其Tessent® ScanPro 與Tessent LogicBIST 產品中推出符合ISO 26262標準的VersaPoint™測試點技術。VersaPoint測試點技術可降低製造的測試成本並提升系統中(in-system)測試的品質 ─ 這是汽車與其他產業對高可靠度IC的兩個重要要求。Mentor同時宣佈,為了達到汽車安全完整性等級(ASIL)的C和D級認證,瑞薩電子(Renesas Electronics) 已採用 VersaPoint技術來開發汽車IC,以滿足關鍵的安全測試需求。
 
汽車IC中的數位電路通常會混合利用晶片上(on-chip)壓縮/ATPG和邏輯內建自我測試(LBIST)技術來進行測試,可達到非常高的缺陷覆蓋製造測試,並實現系統中與開機自我測試(power-on self-test)。
 
測試點是專用的設計結構,可用來提升測試結果。傳統的LBIST測試點透過克服IC中的「抗隨機測試性」(“random pattern resistance”)來提升測試結果。Mentor最近開發的測試點技術是專為晶片上壓縮/ATPG所設計,若僅採用晶片上壓縮,就可減少2-4倍的ATPG測試向量數量。Tessent VersaPoint測試點技術可結合並改善這些技術。
 
瑞薩電子公司汽車SoC業務部門副總裁 Hisanori Ito表示:「為提供領先業界的汽車IC,瑞薩採用測試點技術來滿足我們嚴格的IC測試需求。運用Tessent VersaPoint測試點技術,我們不用再為不同型態的IC採用個別的解決方案。因此,製造與系統中測試的品質獲得提升,而且成本降低。這套簡化的DFT建置流程還能縮短開發週期,加速產品上市時程。」
 
相較於傳統的 LBIST測試點,Tessent VersaPoint 技術可帶來更佳的LBIST 測試覆蓋,當利用晶片上壓縮/ATPG測試點時,還能顯著減少ATPG測試向量數量。此技術是專為利用Tessent Hybrid ATPG/LBIST 的測試工程師所設計,可降低測試成本並提升品質,特別是針對汽車應用IC。」
 
Mentor公司 Tessent產品行銷總監 Brady Benware表示:「隨著設計規模日益成長,以及品質要求更趨嚴格,我們的客戶正尋求降低其測試成本的方法。同時,在高可靠性應用中,對於高效率的系統中測試需求也越來越高。利用 VersaPoint測試點技術,我們的客戶將擁有更有效的方式來滿足製造與系統中的測試需求。」

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11