在使用高速放大器進行設計時，一定要熟悉其通用的規格並瞭解其特定概念。在本文中，高速放大器是指增益頻寬積（GBW）大於或等於50 MHz的運算放大器（op amps），但這些概念也適用於低速器件。以下設計師在使用高速放大器時遇到的一些常見問題。
問：為什麼某些高速運算放大器具有最小增益規格？
答：失補償的運算放大器具有閉環最小增益穩定規格，但與單位增益穩定的同類產品相比，在相同電流消耗下，其可提供更大的GBW和更低的雜訊。
“失補償”僅表示Aol（開環增益）回應曲線中具有第二個高於0 dB的極點。這第二個極點還規定了確保放大器穩定性所需的最小增益。想像一下Aol曲線“上移”，如圖1所示。增加的Aol會導致更寬的頻寬。
圖1：失補償放大器的開環增益回應曲線
縮小放大器輸入對中的負反饋電阻的尺寸會增加Aol，如圖2所示。更小的負反饋電阻還有助於降低放大器雜訊。
圖2：運算放大器中的負反饋電阻
OPA858 和 OPA859分別是失補償和單位增益穩定放大器的兩個示例。對於相同的電流消耗，OPA858 具有更寬的頻寬和更低的雜訊，如表1所示。
表1：比較失補償的放大器和單位增益穩定的放大器
除增加頻寬和降低雜訊外，失補償體系結構還可實現更高的壓擺率。總體而言，最小增益規格提供了性能折衷。這意味著如果您放棄單位增益並滿足最小增益要求，則可利用該性能。有望輕鬆滿足最小增益規格的應用示例包括電流檢測電路。其可測量並聯電阻上的電壓、信號鏈中的增益級和跨阻電路。
問：什麼是電流回饋放大器？
答： 電流回饋放大器是一種通過將一部分輸出信號作為電流回饋以實現對於放大器的控制的運算放大器。電流回饋放大器不同于依賴於電壓形式的回饋的電壓回饋放大器。大多數設計人員都瞭解電壓回饋體系結構，因為它們在大多數電子課程中它們很常見並作為重點出現。
圖3提供了電壓和電流回饋放大器體系結構的基本輸入級比較，其中電壓回饋放大器建模為電壓控制電壓源，電流回饋放大器建模為電流控制電壓源。
圖3：比較電壓和電流回饋運算放大器體系結構
兩種體系結構仍被用作負反饋電路中的誤差放大器，但它們所需的回饋類型有所差異。例如，您可在反相和同相增益配置中使用其中任何一種放大器。電流回饋體系結構的一個明顯優勢是頻寬不取決於增益。但在電壓回饋體系結構中，隨著增益的增加，頻寬減小，如公式1所示：
如圖4所示，在電流回饋體系結構中，無論增益如何，頻寬幾乎保持恒定，。該圖如THS3491資料表中所示。
圖4：電流回饋運算放大器的增益和頻寬關係
表2比較了電壓和電流回饋放大器之間的一些主要區別。
|
|
電壓回饋放大器 |
電流回饋放大器 |
|
頻寬 |
頻寬隨增益而變化 |
隨增益幾乎恒定的頻寬 |
|
直流精度 |
良好 |
較差 |
|
輸出擺幅 |
許多軌到軌輸出選件 |
輸出需要更大的淨空 |
|
失真 |
更佳的低頻失真 |
更佳的高頻失真 |
|
壓擺率 |
限擺率 |
很高的壓擺率，可實現高全功率頻寬 |
|
增益穩定 |
對失補償放大器的最小穩定增益的限制 |
如果回饋互阻保持恒定，則跨增益穩定 |
|
雜訊 |
低輸入參考電壓和電流雜訊 |
輸入參考電流雜訊較高（反相和同相輸入不相等） |
|
典型應用 |
需要直流精度的應用 面向脈衝的應用 高速、精確的類比-數位轉換器（ADC）介面 跨阻抗應用 |
數模轉換器介面 輸出驅動器 高速ADC介面 Sallen-Key濾波器 |
請注意：電流回饋放大器的操作並非指在回饋路徑中沒有電阻。電流回饋放大器資料手冊將對RF的指定值提出建議；這些值很重要，因為RF值決定了放大器，甚至單位增益的補償。如圖4，表3來自THS3491資料表。
|
增益(V/V) |
RGT封裝 |
DDA封裝 |
||
|
RG(Ω) |
RF(Ω) |
RG(Ω) |
RF(Ω) |
|
|
2 |
976 |
976 |
2.1k |
2.1k |
|
5 |
143 |
576 |
200 |
798 |
|
10 |
54.9 |
499 |
78.7 |
704 |
|
20 |
20 |
383 |
29.4 |
564 |
有關這兩種體系結構之間差異的更多詳細資訊，請查看瞭解電壓回饋和電流回饋放大器。還可通過觀看TI高精度實驗室線上培訓視頻來瞭解有關電流回饋體系結構的更多資訊。
問：為什麼將高速放大器放在電路實驗板上時會發生振盪？
答：一般而言，封裝引線的電感以及電路試驗板的電容和電感很可能導致高速放大器振盪。同樣，在使用高速運算放大器進行設計時，最小化印刷電路板（PCB）上的電容和電感是至關重要的。即使是高速放大器GBW頻譜下端的器件，如50MHz OPA607，也需要這些類型的電路板級設計注意事項。
可通過以下幾種方法來優化高速佈局設計：
• 最小化走線長度。最小化走線長度可減少額外的電容和電感。
• 使用固定接地平面。對於高速設計而言，固定接地平面通常比散列平面更佳。
• 去除信號走線下方的接地層。去除器件輸入和輸出下方的接地層金屬有助於減少敏感節點上的寄生電容。
• 最小化信號路徑上的通孔。通孔會增加電感，並可能在高於100 Mhz的頻率下引起信號保真度問題。為降低信號保真度，請將關鍵信號與放大器在同一層佈線，以消除任何通孔。
• 優化返回電流路徑。信號走線佈局設計應儘量減少整個信號路環面積，從而使電感最小。
• 正確放置和佈線旁路電容器。在電路板的同一層上，放置旁路電容器時應盡可能靠近放大器。使用較寬的走線，並將測通孔佈線到旁路電容器，然後再到放大器，而非佈線在電容器和放大器之間。
• 正確放置電阻。將增益設定電阻、回饋電阻和串聯輸出電阻置於靠近器件管腳的位置，以最大程度地減少電路板寄生效應。
評估高速運算放大器的性能時，最好對特定器件使用指定的評估模組。這些電路板展示了良好的高速電路板佈局設計，並使用SMA連接器來維持高保真度和阻抗受控的信號路徑。有關高速電路板佈局實踐的更多詳細資訊，請閱讀高速PCB佈局技術。
總體而言，高速運算放大器的運行方式與低速運算放大器相當。只需考慮一些設計上的細微差別，就可以利用它們為你的系統提供的所有速度和性能優勢。以上哪些問題與您最相關？請在下方發表評論。
