Cadence與意法半導體聯手開發網路、雲端及資料中心市場
前言：
意法半導體成功將56G-VSR SerDes的晶片設計定案，並進一步選擇Cadence作為新型112G長距離SerDes IP開發的優先合作夥伴
全球電子設計創新領導廠商Cadence益華電腦. (Cadence Design Systems, Inc.)宣佈與意法半導體（ST）合作，已將用於網路、雲端及資料中心應用的7奈米系統單晶片（SoC）中56G短距（VSR）高速序列介面(SerDes)設計定案。Cadence利用其在56G及112G PAM4 SerDes技術上的投入，提供了關鍵的IP架構、特定IP子模塊及相關的設計支援，而意法半導體則利用其在該領域的廣泛專業知識開發了完整的SerDes核心。
意法半導體ASIC部門總經理Flavio Benetti表示：「Cadence優異的112G SerDes充分滿足ASIC網絡及通訊的相關要求。藉由Cadence通過矽驗證的IP模塊建構與我們對SerDes模擬及混合訊號設計技術的豐富知識相結合，我們得以成功達成客戶具挑戰性的功耗目標。我們重視雙方的合作，並選擇Cadence作為112G長距離SerDes IP的優先合作夥伴。」
Cadence IP事業群資深副總裁暨總經理Babu Mandava表示：「與意法半導體的成功合作，展現Cadence其智慧系統設計策略實現SoC設計卓越。我們經矽驗證的PAM4 SerDes IP產品組合針對功耗、效能及面積進行優化，與Cadence Innovus設計實現系統結合使用，助力意法半導體的創新設計獲得了卓越的效能並縮短上市時程。」
Cadence廣泛的設計IP產品組合包含112G Multi-Rate PAM4 SerDes，及頂尖的數位及簽核技術包括Innovus™設計實現系統），均支援Cadence的智慧系統設計（Intelligent System Design™）策略，協助客戶實現SoC的卓越設計。欲知有關Cadence廣泛的SerDes IP產品組合的詳情，請造訪: www.cadence.com/go/56gserdesip。
關於Cadence
Cadence在運算軟體領域擁有超過30年的經驗，已為當今電子設計的領導者。公司以智慧系統設計 (Intelligent System Design) 為核心策略，提供軟體、硬體及半導體IP，協助電子設計從概念走向應用實現。Cadence服務全球客戶，從晶片、印刷電路板至整體系統打造尖端與創新的電子產品，以應用於消費性電子、超大型運算、5G通訊、汽車、航太、工業及健康醫療等當今最活躍的市場。Cadence 已連續六年榮獲財星雜誌(FORTUNE)評列「百大最佳職場」之肯定。詳細Cadence 資訊，請見www.cadence.com.
