2017年9月21日--Siemens業務部門Mentor今天宣佈，已為其Calibre® nmPlatform、Analog FastSPICE™ (AFS™) 平台、Xpedition® Package Integrator和Xpedition Package Designer工具進行了多項功能增強，以支援台積電的創新InFO(整合扇出型)先進封裝與 CoWoS® (chip-on-wafer-on-substrate)封裝技術。
台積電InFO與CoWoS 3D封裝技術可讓客戶把多顆矽晶粒混合放置在單一元件中，與傳統的單片(monolithic) IC相比，可達到更高的整合度與容量。
以 Mentor Calibre和 Xpedition平台為基礎，Mentor 現已能提供完整的InFO設計到封裝驗證與分析套件。主要的效益包括，運用以Xpedition Package Integrator為基礎的快速階層式設計原型環境，可快速完成設計到交付製造的流程，並能與Xpedition Package Designer 與 Calibre簽核驗證套件整合。其他的協同運作擴展了Calibre 3DSTACK與Xpedition 工具之間的交叉探查(cross-probing)功能，結果可在 Calibre RVE™介面中進行檢視。
台積電和Mentor 還實現了Mentor 熱傳設計流程(包括 Mentor AFS和Calibre xACT™ 產品)，以支援客戶InFO設計所需的熱感知(thermal-aware)模擬。
為實現封裝級的跨晶粒時序分析，Mentor增強了Xpedition Package Integrator，以支援Calibre xACT萃取結果中的網表功能，使InFO與CoWoS 設計人員可驗證時序需求。
可靠性是所有設計流程的基本要件。因此，台積電與Mentor 根據 Mentor Calibre PERC™ 可靠性平台為台積電的InFO與CoWoS流程開發出晶粒堆疊解決方案。此新產品將能解決晶粒間靜電放電(ESD)分析的問題。
台積電設計建構行銷部資深處長Suk Lee表示：「我們與Mentor的合作，可協助雙方的共同客戶快速實現採用台積電InFO與CoWoS封裝解決方案帶來的效益。利用Mentor的台積電InFO與CoWoS設計套件，汽車、網路、高效能運算(HPC)以及其它各種市場的客戶都將能達到全新境界的高整合度。」
Mentor副總裁暨Design to Silicon部門總經理Joe Sawicki表示：「我們很榮幸與我們的長期合作夥伴台積電共同合作，進一步為其InFO與CoWoS封裝技術增強與完備Mentor設計解決方案。兩家公司攜手，我們已使3D IC成為單片IC設計之外的另一種可行主流方案，將促使越來越多的客戶實現能真正改變世界的傑出創新。」
