當前位置: 主頁 > 新聞 >
 

提升最大型SoC設計效能,智原科技採用Cadence數位設計實現與驗證解決方案

本文作者:益華電腦       點擊: 2013-11-18 18:10
前言:

2013年11月18日--全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)今天宣布,位於台灣新竹的智原科技(Faraday Technology Corp.),透過採用Cadence完整的工具流程,已成功完成該公司最大型的系統單晶片(SoC)專案開發。這是一顆邏輯閘數達3億個的4G基地台晶片。藉由在其階層式(hierarchical)設計流程中部署Cadence® Encounter®數位設計工具,智原科技的設計團隊在短短的七個月內,就完成這顆複雜SoC從後段建置到投片的工作。

 
透過運用Encounter®數位設計,實現(EDI)系統中的元件與技術,智原科技成功使這顆SoC每次執行原型設計的時間,從兩周縮短至35天,包括GigaOpt多執行緒最佳化與先進分析、Encounter Conformal® Equivalence Checker (EC)的階層式EC比較方法論、RC萃取與時序分析的整合性簽核工具。

此外,智原科技還採用了Cadence的其他工具與技術,包括Incisive® Enterprise Simulator、驗證IPEncounter Power SystemAllegro Package Designer,以及Allegro Sigrity™訊號和電源完整性解決方案。

智原科技研發副總洪正信表示:「這顆SoC是我們首次進行的最大規模設計專案,也是台灣目前最高複雜度的SoC。因此在開發過程中,我們必須彙集最佳的工具組合,以確保在效能、品質和上市時程方面,都能很有效率的達陣。Cadence豐富的數位設計實現與驗證產品,再加上其高度的支援與配合,協助我們達成了所有的設計目標。」

Cadence公司EDA產品策略長徐季平博士表示:「對智原科技來說,為了管理這類大型SoC設計日益提升的複雜度,它需要採用緊密整合的解決方案,以協助設計人員快速地將創新設計落實為真正的產品。透過發揮Encounter數位設計實現系統與驗證方案的功能,智原科技大幅提升了SoC開發的速度。」
 
更多有關這項設計專案的訊息,請點選這裡(Link)。智原科技將在1120~22日於日本橫濱舉行的2013年嵌入式技術大會(Embedded Technology 2013 Conference)上介紹此專案的詳細內容。

關於益華電腦
益華電腦致力於推動全球電子設計的創新,於現今IC與電子領域具有舉足輕重地位。客戶利用益華電腦的軟體、硬體、智財與服務,設計並驗證先進半導體、消費性電子產品、網路架構、網通設備與電腦系統。益華電腦總部位於加州聖荷西市,世界各地皆設有營業處、設計中心與研發機構,就近為全球電子業者提供服務。進一步瞭解本公司、產品與服務,請前往公司網站:www.cadence.com
關於智原科技
 
智原科技(Faraday Technology Corporation, TAIEX: 3035 )為 ASIC 設計服務暨 IP 研發銷售領導廠商。智原科技總公司位於新竹科學園區,並於美國、日本、歐洲與中國大陸設有研發、行銷據點。智原科技主要提供矽智財元件 ( Silicon IP ) 、客戶訂製特殊應用積體電路( ASIC ) ASIC 設計方案等服務項目。重要的 IP 產品包括:I/OCell Library Memory CompilerARM -compliant CPUsDDRI/II/IIIMPEG4H.264USB 2.0/3.010/100 Ethernet Serial ATA、以及 PCI Express 等數百個週邊數位及混合訊號 IP 。關於智原提供之設計方案與矽智財 IP 產品,請參閱智原科技網站:www.faraday-tech.com

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11