當前位置: 主頁 > 新品報到 >
 

Cadence推出用於全新Cortex-A73 CPU及ARM Mali-G71 GPU之10nm參考設計流程快速採用套件

本文作者:Cadence       點擊: 2016-06-16 08:39
前言:
2016年6月8日--全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣佈推出快速採用套件(RAK),此套件是以ARM用於設計ARM Cortex-A73中央處理器(CPU)及ARM Mali-G71繪圖處理器(GPU)的內部流程為基礎,且將有助於2017年旗艦行動裝置上提升虛擬實境(VR)及擴增實境(AR)體驗。在此過程 中,Cadence與ARM亦運用Cadence數位實現與簽核工具協力開發10nm方法論。此外,Cadence更與ARM密切合作,為RAK提供軟體 技術及製程設計套件(PDK)更新,協助加快設計收斂並優化PPA成果,讓工程師能夠在持續更新的基礎上設計出最高效能且最具能量效益的行動裝置。
 
除RAK之外,Cadence亦推出為系統、子系統與IP 驗證、效能優化及軟體致能等增加產能的方案。此RAK可運用ARM Cortex-A73 處理器及ARM Mali-G71 GPU的最高效能ARM Artisan®實體IP及ARM POP™ IP,幫助設計人員滿足積極的處理器功率、效能與面積(PPA)目標。若欲進一步瞭解此套RAK所包含的Cadence軟體,請至: www.cadence.com/news/armrak.

為支援新處理器,Cadence與ARM合作包括:
1. 結合Cadence數位與簽核解 決方案,定義完整流程參考方法論,藉此以優化PPA實作,包括Genus™解決方案、Innovus™實現系統、Quantus™ QRC、Tempus™時序簽核解決方案、Voltus™ IC電源完整性解決方案以及多種Conformal®產品
2. 運用Cadence數位實現與簽核流程開發包含Cortex-A73及Mali-G71的10nm方法論
3. 運用Cadence Palladium® Z1硬體驗證模擬(emulation)平台架 構SoC功率與效能;透過Cadence Interconnect Workbench在Cadence仿真、 Palladium Z1模擬及驗證Verification IP方面進行ARM CoreLink™ CCI-500型系統與CCI-400型系統的運行壓力測試,藉此提升效能
4. 將ARM Cortex-A73快速模型整合於Palladium Z1硬體驗證模擬平台,方便提前SoC軟體開發時程;ARM先前透過整合將OS開機速度加快50倍,軟體執行速度加快10倍
 
ARM CPU與媒體處理事業群總經理James McNiven 說:「ARM Cortex-A73及ARM Mali-G71在效能與效率方面大幅升級,允許行動裝置廠商在有限的行動功率預算範圍內導入更加出色的情境及視覺體驗。透過與Cadence的持續合 作,我們幫助ARM合作夥伴強化其開發環境,夠幫助顧客在新一代 2017年旗艦行動裝置上創造前所未有的VR及AR體驗,搶佔市場先機。」

Cadence資深副總裁暨數位與簽核及系統與驗證事業群總經理Anirudh Devgan博士表示:「我們與ARM密切合作,共同以ARM Cortex-A73 CPU及ARM Mali-G71 GPU優化我們的先進數位實現與簽核解決方案以及我們的系統設計與驗證工具,讓行動顧客今日就可開始進行設計。我們已經完整測試這套RAK,設計人員可以 放心採用這些新技術來幫助產品加速上市。」
 
關於 Cadence
Cadence 持續推動全球電子設計創新,在現今的積體電路和電子產品領域中扮演重要角色。客戶利用 Cadence 的軟體、硬體、IP 和服務設計及驗證先進半導體、消費性電子產品、網路與通訊設備,以及電腦系統。公司總部位於加州聖荷西,在世界各地皆設有營業處、設計中心和研究機構服務 全球的電子產業客戶。如需 Cadence 及其產品和服務的詳細資訊,請上網站 www.cadence.com
 
 

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11