Altera推出Serial RapidIO IP核心

2012年11月1日—Altera公司（NASDAQ：ALTR）今天宣佈，開始提供新的Serial RapidIO® Gen2 MegaCore®功能矽智財（IP），滿足全球通訊基礎設施系統日益增長的頻寬需求。該新的IP解決方案成功完成所有硬體與最新Integrated Device Technology（IDT^®）RapidIO晶片的互操作性，並支援28 nm Altera Stratix® V FPGA，每通路運作速率高達6.25-Gbaud。透過提前驗證互操作性，Altera和IDT支援客戶採用RapidIO減少介面除錯時間，而將重心放在系統設計的核心功能上。

Altera產品市場總監Alex Grbic評論表示：「Serial RapidIO是點對點嵌入式處理器、DSP、FPGA和ASIC叢集網路的最佳互聯。通訊系統對資料和語音頻寬的需求越來越高，Altera的Serial RapidIO Gen2 IP支援與IDT交換晶片以最快的速度達成互操作性，比較容易實現這些快速發展的應用。」

Altera與IDT密切合作，實現了Serial RapidIO Gen2 MegaCore功能IP與IDT 80HCPS1848交換晶片的互操作性，支援6.25G到最高25G總體頻寬的x1、x2和x4通路配置。IDT提供一系列高性能、低功率消耗、低延時的Gen2 Serial RapidIO解決方案，與這些成熟可靠的解決方案實現互操作性，是Altera Serial RapidIO IP重要的里程碑。

IDT的通訊業務總經理兼副總裁Tom Sparkman認為：「IDT和Altera密切合作，確保了與我們的RapidIO解決方案的全面互操作性，我們非常高興樹立了這個互操作性里程碑。隨著通訊系統頻寬需求的不斷增長，我們的客戶採用了IDT成熟可靠的RapidIO交換晶片以及Altera這樣的供應商提供的FPGA。我們設備的互操作性讓客戶能夠充滿信心的設計並開發系統。」

Altera Serial Rapid IO IP核心簡介

Altera為訂製Serial RapidIO處理單元、橋接和交換提供全面的FPGA解決方案，為x1、x2和x4通路配置6.25-Gbuad的Gen1和Gen2介面提供元件和IP支援。Altera針對最新RapidIO規範2.2設計了IP核心，提供實體層、傳送層和邏輯層，以及使用方便的維護和I/O系統功能，可以擴展支援訊息傳遞等其他功能。該解決方案包括可配置Serial RapidIO IP核心以及開發板。

Stratix V FPGA簡介

Stratix V FPGA是使用台積電（TSMC）28-nm高性能（28HP）高K金屬柵極（HKMG）製程進行製造並經過最佳化的FPGA，比競爭元件高出一個速率等級。Stratix  V FPGA是業界唯一量產發售、單顆晶片整合28 Gbps收發器的元件。設計人員使用Stratix V FPGA部分重新配置功能，以及透過現有PCI Express®（PCIe®）鏈路通訊協定實現配置（CvP）功能相結合，進一步提高靈活性和系統性能及頻寬，同時降低功率消耗。這些領先技術滿足了無線基地台和軍用雷達等高性能應用的需求。

供貨資訊

Altera提供全面的系統層級可整合Serial RapidIO解決方案，包括，Gen1和Gen2 Serial RapidIO MegaCore功能IP、參考設計和硬體開發平臺。如果需要Altera Serial RapidIO Gen2 MegaCore功能IP，或者要詳細瞭解互操作性測試報告的資訊，請聯繫sales@altera.com。

Altera簡介

Altera^®的可編程解決方案幫助系統和半導體公司快速高效的實現創新，突出產品優勢，贏得市場競爭。請瀏覽：www.altera.com，瞭解Altera FPGA、CPLD和ASIC的詳細資訊。